1.电路结构主从JK触发器由主从RS触发器组成，如下图所示。
将双输入AND门G11和G10分别加到主从RS触发器的R和S端子上，并通过AND门将Q端子和输入端子输出到原S端子，输入端子为称为J端子，Q端子是输入端子，通过AND门输出到原R端子，输入端子称为K端子。
2.状态方程主从JK触发器的状态方程为：3。
工作原理从上述电路中，可以得到S = JQ，R = KQ。
代入主从RS触发器的特征方程，当：J = 1，K = 0，Qn + 1 = 1; J = 0，K = 1，Qn + 1 = 0;当J = K = 0时，Qn + 1 = Qn;当J = K = 1时，Qn + 1 = -Qn（QnN）;从上面的分析，主从JK触发器没有约束。
当J = K = 1时，对于每个时钟脉冲输入，触发器翻转一次。
触发器的这种工作状态称为计数状态，输入时钟脉冲的数量可以通过触发器的翻转次数来计算。
脉冲操作特性：触发器没有变化。
可以在CP触发沿从1变为0之前添加输入信号。
从图中可以看出，该电路要求J和K信号在触发边沿之前传输到G3和G4的输出端。
CP信号。
因此，它们的连接时间应至少比CP的触发边沿早一个NAND门延迟时间。
段时间称为设置时间测试。
在负转换触发边缘到达之后，不必保持输入信号。
原因是即使原始J和K信号改变，NAND门的延迟也被传输到G3和G4的输出。
触发器已被G12，G13，G22，G23的输出状态和触发器的原始状态翻转。
因此，这种触发器需要输入信号的极短的维持时间，从而具有高抗干扰能力，并且通过缩短tCPH可以提高工作速度。
从负转换触发边沿到触发输出状态是稳定的，还需要一定的延迟时间tCPL。
显然，延迟时间应该大于两级和非门的延迟时间。
也就是说，tCPL大于2.8吨/天。
1. Edge JK触发器具有置位，复位，保持（存储）和计数功能; 2.边沿JK触发器是脉冲触发的，触发器翻转仅发生在时钟脉冲的下降沿; 3.接收输入信号工作在CP的下降沿之前完成，并且在下降沿触发翻转。
下降沿后，触发器被阻断，因此没有变化现象，抗干扰性能好，工作速度快。
1.当CP = 0时，触发器处于稳定状态。
当CP为0时，G3和G4被阻止。
无论J和K的状态如何，Q3和Q4都是1.另一方面，G12和G22也被CP阻挡，因此由NOR门组成的触发器在一个中。
稳态使输出Q和Q状态保持不变。
2.当CP从0变为1时，触发器不会翻转并准备接收输入信号。
让触发原始状态为Q = 0，Q = 1。
当CP从0变为1时，有两个信号通道影响触发器的输出状态。
一个是G12和G22导通，这直接影响触发器的输出。
另一个是G4和G3打开，然后触发器受G13和G23的影响。
状态。
前一个通道仅通过第一级AND门，而后一通道通过主NAND门和第一级AND门。
显然，CP的转变比后者更快地影响输出。
当CP从0变为1时，G22的输出首先从0变为1.此时，无论G23的状态如何（即，无论J和K的状态如何），Q仍为0。
Q同时连接到G12和G13的输入，它们的输出全为0，因此G11的输出为Q = 1，触发器的状态保持不变。
在CP从0变为1之后，G3和G4接通以准备接收输入信号J和K. 3.当CP从1变为0时，触发器被置位。
如果输入信号J = 1且K = 0，则Q3 = 0，Q4 = 1，G13和G23的输出均为0.当CP的下降沿到来时，G22的输出从1变为0，那么Q = 1，因此G13输出为1，Q = 0，触发器翻转。
虽然CP变为0，但G3，G4，G12和G22被阻止，并且Q3 = Q4 = 1。
然而，由于NAND门的延迟时间比和栅极的长度（在制造过程中保证），Q3和Q4的新状态稳定性是在触发器翻转之后。
可以看出，触发器在CP的下降沿触发翻转，并且一旦CP达到0电平，触发器被阻止并且在1分析的情况下。
